PATENT ABSTRACTS OF JAPAN

(11)Publication number:

11-308109

(43)Date of publication of application: 05.11.1999

(51)Int.CI.

HO3M 1/68

(21)Application number: 10-308210

(71)Applicant: YAMAHA CORP

(22)Date of filing:

29.10.1998

(72)Inventor: KONO TOSHIHIKO

WAKATSUKI RYUJI

KUROIWA KIYOTO

(30)Priority

Priority number: 09313061

Priority date: 14.11.1997

Priority country: JP

17.02.1998


JP

(54) D/A CONVERSION DEVICE

10 34651

(57)Abstract:

PROBLEM TO LE SOLVED: To provide a D/A conversion device of a floating system, which can remove the influence of noise and can improve a dynamic range much more than a former case. SOLUTION: A first DAC1 of N bit conversion precision is installed in one of a plurality of D/A conversion systems and a second DAC 2 of N bit conversion precision in the other system. A DSP 3 for deciding whether input digital data Di of M bits (M>N) is supplied to the DAC 1 is in a through state or multiplying it by 2M-N and supplying it to the DAC 2 and distributing data is installed in the front stage of the DAC 1 and 2. A DSP 3 executes a cross fading processing for gradually switching the outputs of the DAC 1 and 2 at the time of switching the DAC 1 and 2. Analog signals Vo1 and Vo2 outputted from the DAC 1 and 2 are attenuated in accordance with the conversion magnifications and are added in an analog adder 4. An analog filter circuit 5 is connected to the output point of the DAC 1. The analog filter circuit 5 on-operates by an attenuation instruction signal AT becoming active when the DAC 1 is in a digital attenuation state and an intermediate/high frequency component is filter-attenuated.



LEGAL STATUS

[Date of request for examination]

29.02.2000

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

(12) 公開特許公報 (A) (11) 特許出願公開番号

特開平11-308109

(43)公開日 平成11年(1999)11月5日

(51) Int. Cl. 6

識別記号

H 0 3 M 1/68

FΙ

H 0 3 M 1/68


審査請求 未請求 請求項の数8 OL			(全9頁)	
(21)出願番号	特願平10-308210	(71)出願人	000004075	
(22)出願日	平成10年(1998)10月29日		ヤマハ株式会社 静岡県浜松市中沢町10番1号	
		(72)発明者	河野 俊彦	
(31)優先権主張番号	特願平9-313061		徳島県美馬郡脇町大字猪尻字西上野158-1	
(32)優先日	平9(1997)11月14日	(72)発明者	若槻 隆二	
(33)優先権主張国	日本 (JP)		静岡県浜松市中沢町10番1号 ヤマハ株式	
(31)優先権主張番号	特願平10-34651		会社内	
(32)優先日	平10(1998)2月17日	(72)発明者	黒岩 清人	
(33)優先権主張国	日本 (JP)		静岡県浜松市中沢町10番1号 ヤマハ株式	
			会社内	
		(74)代理人	弁理士 伊丹 勝	

(54) 【発明の名称】 D/A変換装置

(57)【要約】

【課題】 ノイズの影響を更に排除してダイナミックレ ンジを従来よりも改善することができるフローティング 方式のD/A変換装置を提供する。

【解決手段】 複数のD/A変換系の1つの系にはNビ ット変換精度の第1のDAC1が、他の系にはNビット 変換精度の第2のDAC2がそれぞれ設けられている。 DAC1, 2の前段には、Mビット (M>N) の入力デ ィジタルデータDiをスルー状態でDAC1に供給する か、2 M-N倍してDAC2に供給するかを決定し、デー 夕を振り分けるDSP3が設けられている。DSP3 は、DAC1, 2の切り換えに際してDAC1, 2の出 力を徐々に切り換えるクロスフェード処理を実行する。 DAC1, 2から出力されるアナログ信号 Vol, Vo2 は、それらの変換倍率に応じて減衰処理されてアナログ 加算器4で加算される。DAC1の出力点には、アナロ グフィルタ回路5が接続されている。アナログフィルタ 回路5は、DAC1がディジタル減衰状態のときにアク ティブになる減衰指示信号ATによってオン動作して中 高域周波数成分をフィルタ減衰させる。



<u>† 1</u>

【特許請求の範囲】

【請求項1】 同一のディジタル入力データを異なる倍率でそれぞれレベル変換すると共に、これらレベル変換後の各ディジタルデータの信号品位に基づき前記レベル変換後のディジタルデータのうちの最適な1つを選択して出力し、その他を所定のノイズレベル以下に減衰して出力するディジタル信号処理手段と、

このディジタル信号処理手段から出力される複数のディジタルデータをそれぞれD/A変換してアナログ信号を出力する複数のD/A変換手段と、

これら複数のD/A変換手段からそれぞれ出力されるアナログ信号をそれぞれ対応するディジタルデータの前記レベル変換の倍率に基づき元の入力データレベルに対応させるようにレベル再変換した後にこれら全てをアナログ加算するアナログ加算手段と、

前記ディジタル信号処理手段で所定のノイズレベル以下に減衰されて出力されるディジタルデータをそれぞれD/A変換して得られるアナログ信号のうち、少なくとも前記ディジタル信号処理手段で選択されたディジタルデータの前記レベル変換の倍率よりも小さい倍率でレベル 20変換されたディジタルデータに対応するアナログ信号の中高域周波数成分を、前記アナログ加算手段の入力段で更に減衰させるローパスフィルタからなるアナログフィルタ手段とを備えたことを特徴とするD/A変換装置。

【請求項2】 前記ディジタル信号処理手段は、前記レベル変換後のディジタルデータのうち選択したディジタルデータ以外のディジタルデータを前記D/A変換手段のノイズレベル以下に減衰して出力するものであることを特徴とする請求項1記載のD/A変換装置。

【請求項3】 前記ディジタル信号処理手段は、前記所 30 定のノイズレベル以下に減衰したディジタルデータをアナログ変換後に減衰するための減衰指示信号を出力するものであり、

前記アナログフィルタ手段は、前記ディジタル信号処理 手段から出力される減衰指示信号によってオン/オフ制 御され前記減衰されたディジタルデータに対応する前記 レベル再変換後のアナログ信号電流を接地側に流すスイッチ素子と、このスイッチ素子と直列に接続された抵抗 及びキャパシタからなるフィルタ回路とを備えてなるものであることを特徴とする請求項1又は2記載のD/A 40 変換装置。

【請求項4】 同一のディジタル入力データを異なる倍率でそれぞれレベル変換し、これらレベル変換後の各ディジタルデータの信号品位に基づき前記レベル変換後のディジタルデータのうちの最適な1つを選択して出力し、その他を所定のノイズレベル以下に減衰して出力すると共に、前記ディジタルデータの選択切り換え時にそれまで選択されていたディジタルデータと次に選択されるディジタルデータとをクロスフェードさせて切り換えるディジタル信号処理手段と、

このディジタル信号処理手段から出力される複数のディジタルデータをそれぞれD/A変換してアナログ信号を出力する複数のD/A変換手段と、

これら複数のD/A変換手段からそれぞれ出力されるアナログ信号をそれぞれ対応するディジタルデータの前記レベル変換の倍率に基づき元の入力データレベルに対応させるようにレベル再変換した後にこれら全てをアナログ加算するアナログ加算手段とを備えたことを特徴とするD/A変換装置。

【請求項5】 前記ディジタル信号処理手段で所定のノイズレベル以下に減衰されて出力されるディジタルデータをそれぞれD/A変換して得られるアナログ信号のうち、少なくとも前記ディジタル信号処理手段で選択されて出力されたディジタルデータの前記レベル変換の倍率よりも小さい倍率でレベル変換されたディジタルデータに対応するアナログ信号の中高域周波数成分を、前記アナログ加算手段の入力段でさらに減衰させるローパスフィルタからなるアナログフィルタ手段を更に備えたことを特徴とする請求項4記載のD/A変換装置。

【請求項6】 前記ディジタル信号処理手段は、前記ディジタル入力データを所定期間だけ遅延させる遅延手段を備え、前記ディジタル入力データの振幅レベルが所定レベルに対して小さなレベルから大きなレベルに変化したときに、選択されるディジタルデータの切り換えのためのクロスフェードが終了するように、前記所定レベルを超える変化を前記クロスフェードに要する時間よりも前に検出するものであることを特徴とする請求項4又は5記載のD/A変換装置。

【請求項7】 前記ディジタル信号処理手段は、前記ディジタル入力データの振幅レベルが所定レベルに対して小さなレベルから大きなレベルに変化したとき、選択されるディジタルデータを瞬時に切り換え、前記ディジタル入力データの振幅レベルが所定レベルに対して大きなレベルから小さなレベルに変化したとき、一定時間内に前記所定レベルに対して小さなレベルから大きなレベルへの変化がない場合に限り、選択されるディジタルデータを切り換えるものであることを特徴とする請求項4~6のいずれか1項記載のD/A変換装置。

【請求項8】 前記アナログフィルタ手段は、前記ディジタル入力データの振幅レベルが所定レベルに対して小さなレベルから大きなレベルに変化したときにはクロスフェード開始の一定時間前に前記アナログ信号のフィルタ処理を解除し、前記所定レベルに対して大きなレベルから小さなレベルに変化したときにはクロスフェードの完了後一定時間を経てから前記アナログ信号のフィルタ処理を実行するものであることを特徴とする請求項5記載のD/A変換装置。

【発明の詳細な説明】

[0001]

50 【発明の属する技術分野】この発明は、ディジタルデー

タを異なる倍率でそれぞれレベル変換してD/A変換し たのち元のレベルに戻してアナログ加算することによ り、ダイナミックレンジを拡大させたフローティング方 式のD/A変換装置に関する。

[0002]

【従来の技術】近年、ΔΣ変調器の高次化によりA/D 変換器の変換精度が向上し、これに伴って、D/A変換 器の分解能及びダイナミックレンジのより一層の向上が 求められるようになってきた。これに対応するため、従 来より、変換ビット数が制限されたD/A変換器(以 下、DACと呼ぶ)を用いて、その変換ビット数を超え る分解能及びダイナミックレンジを得るフローティング 方式のD/A変換装置が開発されている。この方式は、 Nビット(例えば20ビット)のDACを用いてMビッ ト (M>N:例えば24ビット) のディジタルデータを D/A変換するとき、データの有効ビットがPビット (M≥P>N) の場合は、そのままD/A変換を行っ て、下位M-Nビット(例えば4ビット)は切り捨て る。一方、ディジタルデータの出力レベルが下がって有 効語長がP´ビット (P´≦N)となったときは、ディ 20 ジタルデータを2™™倍したデータ、即ち元のデータを MSB方向にM-Nビットだけシフトして下位M-Nビ ットが零詰めされたデータに変換してからD/A変換す る。入力されたディジタルデータをそのままD/A変換 するか、2^{M-N}倍するかは、予め入力されたディジタル データをM-Nビットだけシフトしてオーバーフローが 発生するかどうかで決定する。

【0003】このような変換を行うと、データの有効ビ ットがPビットの場合には、変換語長が十分大きいので ても必要に応じてディザ等を付加すれば問題は解消す る)、また、データの有効ビット長がP´の場合には、 データを2^{M-N}倍してD/A変換時に下位M-Nビット を切り捨てるようにしているので、2M-N倍しなかった ときに切り捨てられていた下位M-Nビットのデータも 有効にD/A変換されて分解能及びダイナミックレンジ が拡大される。但し、後者の場合には、DACから出力 されるアナログ信号も2^{M-N}倍されているので、アナロ グ出力を1/2^{M-N}倍してレベル合わせをする必要があ る。

【0004】このフローティング方式のD/A変換装置 としては、1つのDACを使用して、DACの出力を増 幅するアナログアンプの利得を、ディジタルデータのレ ベル変換倍率に応じて切り換える方式と、異なる変換倍 率でレベル変換された複数のディジタルデータをそれぞ れD/A変換する複数のDACを用い、これらDACの 出力のうち最も適切な変換倍率でレベル変換されたDA Cの出力を選択する方式とが知られている(特公平7-93579号)。

[0005]

【発明が解決しようとする課題】しかしながら、上述し た従来のフローティング方式のうち、前者の方式は、デ ィジタルデータのレベルによってアナログアンプの利得 を瞬時に切り換えなくてはならないため、切り換え時に アンプの出力が追従できなかったり、アンプのDCオフ セットが変動したりして、聴感上無視できない不快なノ イズが発生するという問題がある。また、後者の方式 も、DACから出力されるアナログ信号を切り換える方 式であるため、切り換え時にトランジェントノイズが発 生するという問題がある。これらの問題は、特に扱おう とするディジタルデータの分解能が、従来のアナログ回 路構成でしか実現し得なかったSN比120~140デ シベルのような低雑音領域にまで及ぶような場合、極め て深刻な問題となっていた。

【0006】この発明は、このような問題点に鑑みなさ れたもので、ノイズの影響を更に排除してダイナミック レンジを拡大することができるフローティング方式のD /A変換装置を提供することを目的とする。

[0007]

【課題を解決するための手段】この発明に係る第1のD /A変換装置は、同一のディジタル入力データを異なる 倍率でそれぞれレベル変換すると共に、これらレベル変 換後の各ディジタルデータの信号品位に基づき前記レベ ル変換後のディジタルデータのうちの最適な1つを選択 して出力し、その他を所定のノイズレベル以下に減衰し て出力するディジタル信号処理手段と、このディジタル 信号処理手段から出力される複数のディジタルデータを それぞれD/A変換してアナログ信号を出力する複数の D/A変換手段と、これら複数のD/A変換手段からそ 切り捨てによる影響は殆ど無く(仮に問題になったとし 30 れぞれ出力されるアナログ信号をそれぞれ対応するディ ジタルデータの前記レベル変換の倍率に基づき元の入力 データレベルに対応させるようにレベル再変換した後に これら全てをアナログ加算するアナログ加算手段と、前 記ディジタル信号処理手段で所定のノイズレベル以下に 減衰されて出力されるディジタルデータをそれぞれD/ A変換して得られるアナログ信号のうち、少なくとも前 記ディジタル信号処理手段で選択されたディジタルデー 夕の前記レベル変換の倍率よりも小さい倍率でレベル変 換されたディジタルデータに対応するアナログ信号の中 高域周波数成分を、前記アナログ加算手段の入力段で更 に減衰させるローパスフィルタからなるアナログフィル 夕手段とを備えたことを特徴とする。

> 【0008】この発明では、異なる倍率でそれぞれレベ ル変換されたディジタルデータをそれぞれD/A変換す る複数のD/A変換手段を備えたフローティング方式を 基本とし、それらD/A変換出力のうちの1つを選択的 に出力させ、他のD/A変換手段の出力は、D/A変換 手段のノイズレベル以下にディジタル的に減衰させると 共に、これらD/A変換手段の出力をそれぞれ元のレベ 50 ルに戻してアナログ加算手段で加算する。この方式は、

• 5

DACの入力を切り替える方式であるため、DAC出力 であるアナログ信号を切り替える方式に比べ、切り替え 時のノイズ発生が少ないという利点があるが、その反 面、入力レベルが減衰状態にあるD/A変換手段から は、それぞれの残留ノイズがアナログ加算手段に入力さ れ、この残留ノイズがダイナミックレンジの拡大を阻害 するという問題がある。即ち、この残留ノイズは、ディ ジタルデータの変換倍率をGとすると、1/Gされてア ナログ加算手段に入力されるので、変換倍率が小さいほ ど大きな残留ノイズがアナログ加算手段に入力されるこ 10 とになる。この残留ノイズは、入力されたディジタルデ ータのレベルが大きい場合には無視できるが、レベルの 小さなディジタルデータが入力された場合には、無視で きないレベルのノイズとなり、ダイナミックレンジを改 善することができない。

【0009】この発明によれば、最終的にアナログ信号 出力として意味を生じるディジタル信号処理手段の選択 ディジタルデータよりも、それ以外の系統の残量ノイズ が大きくなってしまわないように、これらのD/A変換 の残留ノイズをD/A変換して得られたアナログ信号 を、再度アナログ的に減衰させることによって、これら 全てのディジタルデータのD/A変換されたアナログ信 号を加算しても、最終的なアナログ信号出力の残留ノイ ズ、すなわちノイズフロアの低減効果が損なわれず、ダ イナミックレンジが改善できる。なお、後段側でアナロ グ的に減衰させるベきディジタルデータとしては、少な くとも残留ノイズが選択ディジタルデータよりも大きく なる可能性の高いもの、すなわち選択データのレベル変 換の倍率よりも小さい倍率でレベル変換されたディジタ ルデータであり、このディジタルデータに対応するアナ 30 ログ信号を聴感上、選択ディジタルデータのノイズレベ ル以下に減衰すれば実用上は充分である。

【0010】この発明によれば、アナログ減衰手段が、 D/A変換手段からのアナログ信号の中高域周波数成分 のみを減衰させるものであるから、アナログフィルタ手 段のオン/オフ動作によってもアナログ加算手段の直流 的な入力インピーダンスは変動しない。このため、アナ ログ加算手段の直流ゲインの変動に起因した出力オフセ ットの変動が抑えられ、これによるD/A変換手段の切 り替え時のポップノイズの発生等も効果的に防止するこ 40 とができる。

【0011】なお、ディジタル信号処理手段が、所定の ノイズレベル以下に減衰したディジタルデータをアナロ グ変換後に減衰するための減衰指示信号を出力するもの であるとすると、アナログフィルタ手段は、ディジタル 信号処理手段から出力される、減衰指示信号によってオ ン/オフ制御され減衰されたディジタルデータに対応す るレベル再変換後のアナログ信号電流を接地側に流すス イッチ素子と、このスイッチ素子と直列に接続された抵 により構成することができる。

【0012】また、この発明に係る第2のD/A変換装 置は、同一のディジタル入力データを異なる倍率でそれ ぞれレベル変換し、これらレベル変換後の各ディジタル データの信号品位に基づき前記レベル変換後のディジタ ルデータのうちの最適な1つを選択して出力し、その他 を所定のノイズレベル以下に減衰して出力すると共に、 前記ディジタルデータの選択切り換え時にそれまで選択 されていたディジタルデータと次に選択されるディジタ ルデータとをクロスフェードさせて切り換えるディジタ ル信号処理手段と、このディジタル信号処理手段から出 力される複数のディジタルデータをそれぞれD/A変換 してアナログ信号を出力する複数のD/A変換手段と、 これら複数のD/A変換手段からそれぞれ出力されるア ナログ信号をそれぞれ対応するディジタルデータの前記 レベル変換の倍率に基づき元の入力データレベルに対応 させるようにレベル再変換した後にこれら全てをアナロ グ加算するアナログ加算手段とを備えたことを特徴とす る。

【0013】この発明によれば、①複数のディジタルデ ータのD/A変換結果はアナログ加算され、②D/A変 換出力の切り換えは、ディジタルでの減衰状態の切り換 えによって行われ、③切り換え時にはクロスフェード処 理をかけるようにしているので、従来の方式に比べ、切 り換え時のノイズ発生が極めて少なく、且つ精度の高い D/A変換が実現する。

【0014】この発明においても、前述したようなアナ ログフィルタ手段を更に設けることにより、最終的なア ナログ信号出力の残留ノイズの低減効果が損なわれず に、ダイナミックレンジが改善できる。

【0015】また、アナログフィルタ手段が、例えば前 記ディジタル入力データの振幅レベルが所定レベルに対 して小さなレベルから大きなレベルに変化したときには クロスフェード開始の一定時間前にアナログ信号のフィ ルタ処理を解除 (オフ) にし、前記所定レベルに対して 大きなレベルから小さなレベルに変化したときにはクロ スフェードの完了後一定時間を経てから前記アナログ信 号のフィルタ処理を実行(オン)するものであると、ア ナログフィルタ処理のオン/オフ時のトランジェントノ イズの発生を防止することができる。

【0016】前記ディジタル信号処理手段は、前記ディ ジタル入力データを所定期間だけ遅延させる遅延手段を 備え、前記ディジタル入力データの振幅レベルが所定レ ベルに対して小さなレベルから大きなレベルに変化した ときに、選択されるディジタルデータの切り換えのため のクロスフェードが終了するように、前記所定レベルを 超える変化を前記クロスフェードに要する時間よりも前 に検出するものであることが望ましい。

【0017】このような構成であると、ディジタルデー 抗及びキャパシタからなるフィルタ回路とを備えること 50 夕切り換え時のクロスフェードの開始タイミングを、少

なくともディジタル入力データの振幅レベルが所定レベ ルに対して小から大に変化するときには切り換えが完了 しているように、所定レベル超過の時点よりも先行させ ることができ、ディジタルデータが一部クリップされる のを防止することができる。

【0018】また、前記ディジタル信号処理手段は、前 記ディジタル入力データの振幅レベルが所定レベルに対 して小さなレベルから大きなレベルに変化したとき、選 択されるディジタルデータを瞬時に切り換え、前記ディ ジタル入力データの振幅レベルが所定レベルに対して大 10 きなレベルから小さなレベルに変化したとき、一定時間 内に前記所定レベルに対して小さなレベルから大きなレ ベルへの変化がない場合に限り、選択されるディジタル データを切り換えるものとすることができる。このよう な構成であると、高周波数成分を含むような信号波形で あっても、少なくともオーバーフローによる出力データ のクリップは確実に回避でき、また、ディジタルデータ の頻繁な切り換えによるノイズの発生を防止することが できる。

[0019]

【発明の実施の形態】以下、図面を参照して、この発明 の好ましい実施の形態について説明する。図1は、この 発明の一実施例に係るD/A変換装置の構成を示すプロ ック図である。

【0020】この装置には、2つのD/A変換系が設け られ、第1の系にはNビット (例えば24ビット)変換 精度の第1のDAC1が、第2の系にはNビット変換精 度の第2のDAC2がそれぞれ設けられている。DAC 1, 2の前段には、ディジタル信号処理回路、具体的に 呼ぶ) 3が設けられている。DSP3は、その共通入力 である有効ビットがMビット(M>N;例えば27ビッ ト) の入力ディジタルデータDiを、所定期間T1だけ 遅延させる遅延回路11と、この遅延回路11の出力を スルー状態でDAC1に供給する乗算器12と、遅延回 路11の出力を2™™倍(この例では8倍)してDAC 2に供給する乗算器13と、これら乗算器12,13の 出力を選択的にDAC1, 2のノイズレベル以下に減衰 させると共に、減衰される出力の切り換え時にクロスフ ェード処理するために各出力に所定の係数 K 1, K 2 (ここでK1+K2=1)を乗算するディジタル減衰手 段であるクロスフェーダ14,15と、入力ディジタル データDiのレベルを検出して所定のしきい値と比較 し、クロスフェーダ14、15等の切り換え制御を行う レベル検出・比較器16とにより構成されている。

【0021】レベル検出・比較器16は、ディジタルデ ータDiをMSB側にM-Nビット(この例では3ビッ ト) だけシフトして、有効ビットPの最上位のビットが オーバーフローした場合 (P>Nの場合) には、K1→

を下位M-Nピットを切り捨てて出力し、DAC2には ディジタル減衰されたデータである0データを出力す る。また、DSP3は、ディジタルデータDiをMSB 側にM-Nビットだけシフトして、有効ビットPの最上 位のビットがオーバーフローしなかった場合(P≦Nの 場合) には、 $K1\rightarrow 0$, $K2\rightarrow 1$ として、DAC1に0 データを出力し、DAC2に2^{M-N}×Diを出力する。 【0022】DAC1から出力されるアナログ信号Vol は、アナログ加算器4の一方の入力として与えられる。 また、DAC2から出力されるアナログ信号Vo2は、減 衰器 6 によって 1 / 2 M-N (この例では 1 / 8) され て、アナログ加算器4の他方の入力として与えられる。 アナログ加算器 4 は、オペアンプ21、帰還抵抗22及 び入力抵抗23,24からなる反転増幅器により構成さ れ、アナログ入力信号Vol. Vo2/2M-Nを加算する。 DAC1側とアナログ加算器4との間には、アナログフ ィルタ手段としてのアナログフィルタ回路 5 が接続され ている。アナログフィルタ回路5は、DAC1がディジ タル減衰状態のときにレベル検出・比較器16から出力 20 される減衰指示信号ATによってオン動作するアナログ スイッチ31と、抵抗32、33及びキャパシタ34か

【0023】このように構成されたD/A変換装置にお けるアナログ加算器4の出力 Voは、下記数1のように なる。

らなるフィルタ回路を含み、全体としてローパスフィル

[0024]

【数 1】 $V_0 = V_{01} + V_{02} / 2^{M-N}$

夕回路が構成されている。

【0025】ここで、ディジタルデータDiが入力され はディジタル・シグナル・プロセッサ(以下、DSPと 30 たときのDAC1,2の本来の変換出力をそれぞれDA C1(Di)、DAC2(Di)、各残留ノイズをそれ ぞれVNI、VN2とすると、DAC1、2の出力Vol、V 02は、下記数2のようになる。

[0026]

【数2】

Vol = DAC1 (Di) + VNI

 $Vo2 = 2^{M-N} \times DAC2 \quad (Di) + VN2$

【0027】従って、アナログ加算器4の出力Voは、 [0028]

40 【数3】 $V_0 = DAC1$ (Di)+DAC2(Di)+ $VN1 + VN2 / 2^{M-N}$

【0029】となる。ここで、DAC1 (Di) とDA C2(Di)とは、DSP3によって、オーバーフロー することなくビット利用率の大きい、すなわち信号品位 のより良好ないずれか一方が選択されるので、出力Vo は、

[0030]

【数4】 Vo=DAC (Di) + VN1 + VN2/2 M-N 【0031】となる。この数4から明らかなように、D 1, $K2 \rightarrow 0$ として、DAC1にディジタルデータDi 50 AC2から出力されるノイズVN2は、1/2 M- $^{"}$ に低減

されているが、DAC1側のノイズVNIは低減されてい ないので、ノイズフロアはDAC1側の残留ノイズによ って決定されることになる。いま、入力されるディジタ ルデータが例えばM=27ビット、DAC1, 2の変換 ビット数N=24ビットとすると、DAC1が動作して いる場合には、24ビット分のデータしか変換されない ため、ノイズフロアを144dBより改善することはで きない。これに対し、DAC2が動作しているときは、 27ビット分の変換が可能であり、本来162dBまで ダイナミックレンジを拡大することができるが、DAC 10 1の残留ノイズが加わると、ノイズフロアは144dB より改善することはできない。そこで、この装置では、 DAC2が選択されているときに、減衰指示信号ATに よってアナログフィルタ回路5をオン状態にする。これ により、DAC2が選択されているときのノイズフロア が低減し、ダイナミックレンジを本来の162dBまで 拡大することができる。

【0032】ところで、アナログフィルタ回路5がオン 状態のときと、オフ状態のときとでオペアンプ21の入 カインピーダンスが変化すると、アナログ加算器4のゲ インが変化するので、オペアンプ21の出力オフセット 電圧も変動することになる。一般的に、オペアンプ出力 でのオフセット変動量は0.5mV程度であるが、DA Cのノイズレベルは、数 μ V(24ビットDACの場 合、1LSB 0.6μVRMS) であり、DACの分解 能から見て非常に大きな値となり、無視することができ ない。これを解決するため、この実施例ではアナログフ ィルタ回路5をローパスフィルタ構成として中高域周波 数成分のみを減衰させる構成とし、アナログフィルタ回 路5のオン/オフ動作によってもアナログ加算器4の直 30 流的な入力インピーダンスが変動しないようにしてい る。なお、上記中高域周波数成分の減衰特性、すなわち フィルタ特性は聴感上、有害な帯域を排除できる範囲で 任意に設定できることはいうまでもない。

【0033】図2は、DSP3の内部でのDAC1, 2 の切り換え動作と減衰指示信号ATの具体的なタイミン グを示す図である。DAC1、2の切り換えは、切り換 え時のトランジェント歪み、信号への追従性の不足、ポ ップノイズ等の発生を防止するため、クロスフェード処 理により、徐々に行う。即ち、図2のディジタル入力デ ータDiは、時刻t2で所定のしきい値を超え(オーバ ーフロー)、時刻 t 3 で所定のしきい値を下回る。従っ て、時刻t2で有効出力をDAC2からDAC1に切り 換え、時刻t3で有効出力をDAC1からDAC2に切 り換えればよいが、切り換え時にクロスフェードをかけ るため、DAC2からDAC1への切り換え時には、ク ロスフェードに必要な時間T1だけ先行させてクロスフ エードを開始し、DAC1からDAC2への切り換え時 には、オーバーフロー解消の時点でクロスフェード処理 を開始する。このため、DSP3の遅延回路11ではデ 50 10

ィジタル入力データDiを時間T1だけ遅延させ、レベル検出・比較器16は、その分先行して入力データDiのオーバーフローを検出することになる。これにより、入力データが増大したときに、データがクリップされるのを防止することができる。

【0034】減衰指示信号ATのオンのタイミングはDAC1がオフ状態になってから一定時間遅らせ、オフのタイミングはDAC1がオン状態になるタイミングよりも一定時間早める等の処理を行う。これにより、減衰オン/オフ時にDAC1が有効であることにより生じるトランジェントノイズの発生を抑えることができる。

【0035】図3は、この発明の他の実施例に係るD/A変換装置の構成を示すプロック図である。図3において、図1と同一部分には同一符号を付し、重複部分の説明は割愛する。この図3の回路では、DSP6にディジタル入力データDiの絶対値を算出する絶対値算出器41と、絶対値算出器41の出力からエンベロープを検出するエンベロープ検出器42とが備えられ、エンベロープ検出器42の出力がレベル検出・比較器16に与えられるようになっている。

【0036】図4は、この装置のDAC1,2の切り換え動作と減衰指示信号ATの具体的なタイミングを示す図である。図示のように、ディジタル入力データDiに高周波数成分が含まれている場合、しきい値レベル+TH,-THを頻繁に通過するため、DAC1,2が頻繁に切り替わるのを防止するため、エンベロープ検出器42は、ディジタル入力データのエンベロープを検出する。

【0037】また、この実施例では、振幅レベルが大から小に変化したとき、つまりレベル検出・比較器16でオーバーフローの解消が検出されたとき、直ちにDAC1からDAC2への切り換えのためのクロスフェード処理を開始せずに、所定のホールドタイムT2だけ待機する。そして、このホールドタイムT2の間に再びオーバーフロー状態が検出されなかった場合に限り、クロスフェード処理を開始する。このような処理を行うことにより、交流信号における+レベルからーレベルへの信号変化の過程で検出される低レベル範囲の通過に伴うDACの切り換えや、高周波数成分を含む信号波形によるDACの頻繁な切り換えを防止して、不要なノイズ発生を更に削減することができる。

【0038】また、上記のような切り換え時のノイズを防止するためには、クロスフェードの時間を長くとることも有効である。例えばサンプリング周波数Fs=48 kHz、クロスフェードの時間を50msとして240 0 サンプルをクロスフェード処理に費やす。これにより、頻繁な切り換えによるノイズ発生を防止することができる。但し、振幅レベルが増大しているときのDAC 2 からDAC 1 への切り換えは、瞬時に行う方が望ましいので、クロスフェード処理の期間は、例えば20 サン

プル程度とする。

【0039】クロスフェーダ14,15は、各DAC 1,2の入力データに対してリニアにクロスフェードをかける場合には、リニアに変化する係数K1,K2をディジタルデータに乗算すればよいが、処理をもう少し簡単にするには、ディジタルデータをMSB側から1ビットずつシフトしていくという方法によっても実現することができる。この場合、係数K1,K2は、2倍ずつ増加又は1/2ずつ減少するようにノンリニアに変化することになる。また、クロスフェード係数K1,K2とし 10 て、10g関数曲線を用いても良い。この場合、人間の聴感特性が対数的であるため、この特性に適合した切り換え処理が可能になる。

• 11

【0040】DAC2からDAC1への切り換え時の先行レベル変化検出の時間に関しては、アナログフィルタ回路5等のアナログ側の処理の遅延を考慮して、レベル検出・比較器16は、例えば2サンプル前に減衰指示信号ATをオン/オフ制御する。

【0041】なお、この発明は上述した実施例に限定されるものではない。上記実施例では、DACを2系統だり、効果を奏する。け用いたが、図5に示すように、更に複数のDAC51 にの46】は は適用可能である。DSP52は、ディジタルデータDにをそれぞれ1倍、 2^{M-N1} 倍、 2^{M-N1} 倍して(但し、 $1<2^{M-N1}$ ~…< 2^{M-N1} 0の出力のみを選択して出力し、その他のDACの出力をディジタル減衰させる。DAC51 $_2$ ~51 $_n$ の出力側にはアナログレベルを再レベル変換するための減衰器53 $_2$ 、53 $_3$ 、…,53 $_n$ が設けられ、これらの出力がアカグ加算器54で加算されて出力される。 30 データと、次に

【0042】この場合も、入力されたディジタルデータのレベルに応じて、いままで選択されていたDAC出力と次に選択されるDAC出力とをクロスフェード処理によって切り換え、変換倍率の最も大きなDACが選択されているときには、その他のDACの出力をアナログフィルタ回路551、552、…、55n-1で減衰させる。このようにすることにより、ノイズが少なく常に最大のダイナミックレンジを確保することができる。

【0043】また、 $DAC51_k$ よりも変換倍率の小さな系統が選択されているときには、その選択系統の変換 40倍率がより小さい系統のDAC出力をアナログ減衰すれば実用上充分となる。具体的に言えば、仮に $DAC51_2$ が選択出力となっているのであれば、 $DAC51_1$ のみアナログ減衰すれば良い。すなわち $DAC51_3$ の変換倍率は、 $DAC51_1$ の変換倍率よりも大きいので、アナログ信号段階でのレベル再変換による減衰もその分大きいわけであり、結果的に $DAC51_3$ の残留ノイズは、 $DAC51_1$ の残留ノイズよりも小さく、加算の結

12

果これが全体に与える影響の度合いは少ない。勿論、 $DAC51_3\sim51_n$ を含めて選択された $DAC21_2$ 以外の出力の全てをアナログ減衰しても良いことはいうまでもない。

【0044】また、以上の説明で用いた(M-N)ビットのシフト量もこれに限らず、任意の値とすることができる。

[0045]

【発明の効果】以上述べたように、この発明の第1のD/A変換装置によれば、最終的にアナログ信号出力として意味を生じるディジタル信号処理手段の選択ディジタルデータよりも、それ以外の系統の残量ノイズが大きくなってしまわないように、これらのディジタル減衰データをD/A変換して得られたアナログ信号を再度アナログ的にフィルタ処理により減衰させるようにしているので、これら全てのディジタルデータのD/A変換されたアナログ信号を加算しても、最終的なアナログ信号出力の残留ノイズ、すなわちノイズフロアの低減効果が損なわれず、ダイナミックレンジを大幅に改善できるという効果を奏する。

【0046】また、この発明の第2のD/A変換装置によれば、異なる倍率でそれぞれレベル変換されたディジタルデータをそれぞれD/A変換する複数のD/A変換手段を備えたフローティング方式を基本とし、それらD/A変換出力のうちの1つを選択的に出力させ、他のD/A変換手段の出力は、ディジタル的に減衰させると共に、これらD/A変換手段の出力をそれぞれ元のレベルに戻してアナログ加算手段で加算し、ディジタルデータの選択切り換え時にそれまで選択されていたディジタルデータと、次に選択されるディジタルデータとをクロスフェードさせて切り換えるようにしているので、従来の方式に比べ、切り換え時のノイズ発生が少ない高精度のD/A変換が可能になるという効果を奏する。

【図面の簡単な説明】

【図1】 この発明の一実施例に係るD/A変換装置の回路図である。

【図2】 同装置の動作を説明するためのタイミングチャートである。

【図3】 この発明の他の実施例に係るD/A変換装置の回路図である。


【図4】 同装置の動作を説明するためのタイミングチャートである。


【図5】 この発明の更に他の実施例に係るD/A変換 装置のプロック図である。

【符号の説明】

1, 2, 51…D/A変換器、3, 6, 52…DSP、4, 54…アナログ加算器、5, 55…アナログフィルタ回路、6, 53…減衰器。


【図1】





•

【図3】



【図4】

